Zdjęcie: © Igor Omilaev / Unsplash
Źródło: unsplash.com/photos/eGGFZ5X2LnA
SK hynix nie spodziewa się, aby hybrid bonding było gotowe do zastosowania w pamięciach HBM4E. Jaesik Lee, wiceprezes działu inżynierii obudów w SK hynix America, przedstawił takie stanowisko podczas prezentacji na konferencji Hot Chips 2026, która odbyła się 23 sierpnia. Z jego wyjaśnień wynika, że technologia bezpośredniego łączenia warstw miedzi i tlenku może trafić do produktów najwcześniej wraz z HBM5. To ważna informacja dla rynku akceleratorów AI, ponieważ kolejne generacje pamięci HBM muszą oferować jednocześnie większą pojemność, wyższą przepustowość i lepsze odprowadzanie ciepła.
Główną przeszkodą jest fizyczny limit wysokości całego stosu. Zgodnie z prezentacją firmy pamięciowe kostki HBM nie mogą obecnie przekroczyć grubości 775 mikrometrów. Jest to standardowa grubość 300 milimetrowego wafla logicznego. HBM4 16-Hi, czyli stos złożony z 16 warstw, przechodzi obecnie kwalifikację u klientów w wersji o pojemności 48 GB na kostkę, natomiast wariant 12-Hi jest już produkowany masowo. Aby zmieścić większą liczbę warstw w tej samej przestrzeni, SK hynix zmniejszyło grubość podstawowych warstw DRAM do około 50 mikrometrów i ograniczyło o połowę odstępy między nimi w porównaniu z 12-Hi.
Słownik artykułu
Krótkie objaśnienia terminów występujących w tekście. Każde hasło prowadzi do szerszej definicji i przykładów użycia.
Technika łączenia warstw układu przez bezpośrednie połączenie przygotowanych powierzchni miedzi i tlenku, bez użycia tradycyjnych mikrowypustek.
Pamięć o wysokiej przepustowości, budowana z wielu połączonych pionowo warstw DRAM. Stosuje się ją między innymi obok układów logicznych w akceleratorach AI.
Proces montażu stosu pamięci, w którym warstwy są układane mechanicznie, a następnie łączone podczas jednego procesu rozpływu materiału wypełniającego.
Niewielkie wypustki używane do elektrycznego i mechanicznego łączenia sąsiednich warstw układu.
Mechanizm przechowujący wybrane pośrednie wyniki obliczeń modelu językowego, aby nie obliczać ich ponownie przy generowaniu kolejnych tokenów.
Limit nie wynika wyłącznie z możliwości samej pamięci. Po zamontowaniu zimnej płyty chłodzącej zarówno układ logiczny, jak i stosy pamięci są szlifowane tak, aby odsłonić powierzchnię krzemu. Jeśli stos HBM byłby wyższy niż sąsiadujący z nim układ logiczny, wystawałby ponad procesor i utrudniał prawidłowe połączenie z systemem chłodzenia. Standard JEDEC dla HBM4 zwiększył dopuszczalną grubość pakietu z 720 do 775 mikrometrów. Wartość 720 mikrometrów obowiązywała od HBM do HBM3E, a jej podniesienie chwilowo zmniejszyło presję na wprowadzenie bardziej wymagającej technologii hybrydowego łączenia.
SK hynix nadal opiera się przede wszystkim na procesie MR-MUF. Wszystkie warstwy są w nim układane metodą pick and place, a następnie łączone podczas jednego procesu reflow, który obejmuje także materiał wypełniający przestrzenie między elementami. Rozwiązanie pozostaje praktyczne, ale jego margines technologiczny szybko się zmniejsza. Wypełnienie szczelin, które zostały zmniejszone o połowę, oraz kontrolowanie odkształceń przy warstwach cieńszych niż 50 mikrometrów jest według Lee głównym wyzwaniem przy produkcji HBM4 16-Hi.
Problem ma także wymiar cieplny. Cieńsze warstwy pozostawiają w stosie proporcjonalnie więcej tlenku, który przewodzi ciepło gorzej niż krzem. Jednocześnie większa szybkość transmisji na wyprowadzeniach oznacza, że w tej samej przestrzeni skupia się więcej energii. SK hynix podało, że obciążenie cieplne w analizowanych generacjach HBM wzrosło 2,2 raza. Firma rozwija więc zarówno nowe techniki łączenia, jak i rozwiązania dla chłodzenia, ale każda z tych zmian musi zmieścić się w ograniczonej wysokości pakietu.
Hybrid bonding usuwa z konstrukcji tradycyjne micro-bumps. Przygotowane, spłaszczone pola miedziane oraz powierzchnie tlenkowe są łączone w temperaturze pokojowej, a następnie podczas utwardzania rozszerzalność cieplna miedzi pomaga utworzyć trwałe połączenie. Sam schemat procesu może wydawać się prosty, lecz jego zastosowanie przy 16 lub 20 warstwach jest znacznie trudniejsze niż przy pojedynczym łączeniu. Każda warstwa musi zostać ustawiona z bardzo dużą dokładnością, a cały stos musi zachować odpowiednią geometrię i parametry elektryczne.
Według materiałów SK hynix przy stosie 20-Hi hybrid bonding pozwoliłoby zwiększyć grubość pojedynczych warstw bazowych nawet o 24 procent. Rezystancja cieplna miałaby spaść o około 35 procent w porównaniu z MR-MUF przy tej samej wysokości stosu, a rozstaw połączeń mógłby zejść poniżej 18 mikrometrów. Dla MR-MUF firma podaje obecnie około 30 mikrometrów. Technologia pozostaje jednak na etapie badań dla stosów liczących 20 warstw i więcej. Samsung publicznie zapowiedział zastosowanie hybrid bonding w HBM4, lecz późniejsze zwiększenie limitu grubości przez JEDEC zmniejszyło pilność tej zmiany. Branżowe dyskusje obejmują nawet podniesienie limitu do 825 lub 900 mikrometrów dla konstrukcji 20-Hi, co mogłoby ponownie odsunąć moment przejścia na miedziane łączenie. W marcu pojawiły się również doniesienia źródeł branżowych o zamówieniu przez SK hynix pierwszego systemu do produkcji hybrid bonding. Miał to być pojedynczy system inline wykorzystujący narzędzia Applied Materials i Besi, o wartości około 20 miliardów wonów, czyli 15 milionów dolarów. Nie oznacza to jednak, że firma wybrała już konkretną generację produktu. Counterpoint Research przewiduje wejście tej technologii do produkcji HBM na większą skalę wraz z HBM5, około 2029 lub 2030 roku.
Drugim kierunkiem rozwoju jest iHBM, czyli architektura chłodzenia przedstawiona przez SK hynix kilka miesięcy wcześniej. Koncepcja zakłada umieszczenie w układzie bazowym bloków przewodzących ciepło, ale izolujących elektrycznie. Trafiają one w obszar die to die PHY, czyli interfejsu odpowiedzialnego za komunikację między układem bazowym a warstwami pamięci. To właśnie tam ma występować szczególnie wysoka gęstość mocy. SK hynix deklaruje, że iHBM może zmniejszyć rezystancję cieplną o ponad 30 procent. Firma zestawiła swoje rozwiązanie z Heat Path Block firmy Samsung, wykorzystującym specjalne filary do odprowadzania ciepła, oraz z przeprojektowaniem układu bazowego firmy Micron, dla którego deklarowana poprawa efektywności energetycznej przekracza 20 procent. Są to deklaracje producentów mierzone według różnych kryteriów, dlatego nie stanowią bezpośredniego rankingu. Zarówno iHBM, jak i rozwiązanie Samsunga są przewidziane dla HBM5, a ich masowa produkcja nie jest oczekiwana przed 2028 rokiem. iHBM wymaga ponadto optymalizacji razem z projektem klienta. Z tego powodu nie można go po prostu dodać do generacji, która znajduje się już na etapie projektowania.
Podczas pytań po prezentacji Tanj Bennett z SemiAnalysis zwrócił uwagę, że coraz wyższe stosy mogą mieć także wadę związaną z wykorzystaniem krzemu. Według przytoczonych danych DRAM na poziomie pojedynczych komórek osiąga około 20 TB/s na centymetr kwadratowy, podczas gdy stos 20-Hi dochodzi do około 4 TB/s. Produkcja HBM wymaga przy tym znacznie większych zasobów niż wytwarzanie porównywalnych ilości DDR5 lub LPDDR. Lee odpowiedział, że trenowanie modeli AI wymaga równocześnie dużej przepustowości i pojemności, natomiast wnioskowanie może korzystać z układu warstwowego. W takim scenariuszu pamięć HBM przechowywałaby między innymi KV cache, a część danych byłaby przenoszona do LPDDR. Podobne podejście zastosowano w platformie Nvidia Vera Rubin, która łączy LPDDR5X z HBM4 przez NVLink C2C. SK hynix współtworzyło także specyfikację High Bandwidth Flash, rozszerzającą ideę warstwowania pamięci o NAND. Według styczniowych doniesień firma ma odpowiadać za około 70 procent zamówień HBM dla generacji Vera Rubin, a wszystkie te stosy mają być produkowane z użyciem MR-MUF. SK hynix nie zdecydowało jeszcze, który produkt jako pierwszy odejdzie od tej technologii. Dla rynku oznacza to, że HBM5 może przynieść nie jedną, lecz kilka równoległych zmian: nowe łączenie warstw, rozwiązania chłodzące i bardziej złożone połączenie szybkiej pamięci z tańszymi warstwami pojemnościowymi.
Brak komentarzy. Bądź pierwszy!
